Android-приложение для поиска дешевых авиабилетов: play.google.com
Главная -> Современная электроника

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 [19] 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47

инвертирование, например, кода 0010, соответствующего числу 2, дает кодовую комбинацию 1101, в то время как нужно было бы получить код 0111, соответствующий числу 7.

Поскольку такое поразрядное инвертирование дает в данном случае дополнение до 15, в то время как нам нужно дополнение до 9, то, очевидно, обратное двоичное число в каждом случае будет на двоичную щестерку больше, чем нужное обратное двоично-десятичное число. Следовательно, для получения обратного двоично-десятичного числа необходимо из обратного двоичного числа вычесть число ОНО (6) или, что в данном случае то же самое, добавить число 1010 (10).

Обозначая разряды исходного двоично-десятичного числа, начиная со старшего, буквами а, Ь, с, d и используя знак двоичного сложения 0, можем написать для управляющих сигналов разрядов регистра памяти следующие соотношения:

h = dN + dN;

Is = cN + ii® l)N.

Ii==aN + {l®l®Pt)N,

(10)

где Pc - перенос, получаемый при суммировании с и 1; Рь - перенос, получаемый при суммировании b и Рс- Таким образом, если необходимо осуществить перепись прямого кода числа, т. е. Л=1, то на входы регистра памяти подаются числа а, Ь, с и d. Если же нужно в регистр памяти записать обратное двоично-десятичное число, то необходимо на входы регистра памяти подавать сигналы, определяемые соотношениями (10) при Л/=0.

Раскрывая соотношения (10) на основе формул суммирования двоичных чисел (см. § 8) и проводя минимизацию, получим следующие выражения:

hdN + dN; h = c; I = bN + bc+bcN; Ii = aN +a{b-\-c) + ab7N.

Если учесть, что в двоично-десятичном коде 8-4-2-1 не используются кодовые комбинации, при которых а{Ь + с) = 1, то последнее равенство можно упростить:

Ii = aN-\-abcN. Таким образом, мы получили выражения для функций, которые должна реализовать логическая цепь на входе регистра памяти, воспринимающего как прямое, так и обратное число, выраженное в двоично-десятичном коде 8-4-2-1.



14. Регистры сдвига

Регистры сдвига широко применяются в цифровой вычислительной технике, и в частности для преобразования последовательного кода в параллельный или параллельного в последовательный. Появление импульса на тактовом входе регистра сдвига вызывает перемещение записанной в нем информации на один разряд вправо или влево.

I-I-

1-I-

Рис. 29. Схемы регистров сдвига

Для построения регистра сдвига могут быть использованы SR-, D-, Т- или С-триггеры. На рис. 29, а показан регистр сдвига на тактируемых фронтом D-триггерах. Выход Q предыдущего разряда присоединяется ко входу D последующего. Благодаря этому каждый тактовый импульс устанавливает последующий триггер в состояние, в котором до этого находился предыдущий, осуществляя тем самым сдвиг информации на разряд вправо.

Вход D первого разряда служит для приема в регистр информации в виде последовательного кода. С каждым тактовым импульсом на этот вход должен подаваться код нового разряда входной информации. Запись параллельного кода информации



может быть произведена через нетактируемые установочные входы Ro-So триггеров регистра. С выхода Q последнего триггера снимается последовательный выходной код. Код на этом выходе регистра появляется с задержкой относительно входного последовательного кода на число периодов тактовых импульсов, равное числу разрядов регистра.

В случае использования SR- или D-триггероБ, построенных тю схеме «хозяин - раб», часто применяют двухтактное управление регистром сдвига (рис. 29,6). При этом первый тактовый импульс производит перепись информации из основных (выходных) триггеров предыдущих разрядов во вспомогательные (входные) последующих, а второй тактовый импульс, начинающийся через некоторое время после окончания первого пере-


Рис. 30. Реверсивный регистр сдвига

пйсывает информацию из вспомогательных триггеров в основные внутри каждого разряда (см. рис. 23, в). Двухтактное управление обеспечивает более четкую работу регистра за счет разделения во.времени этих двух переписей.

На рис. 29, в приведен регистр сдвига на (-триггерах. Здесь входы J и К последующего триггера соединены с выходами соответственно Q и Q предыдущего.

Возможно построение регистров сдвига на основе Г-тригге-роБ. Однако Б этом случае в цепи связи между разрядами приходится вводить так называемые дешифраторы несоот]зетстБИя [14]. Эти дешифраторы позволяют проходить тактовому импульсу на счетный вход триггера только в том случае, если его состояние •отлично от состояния предыдущего триггера (рис. 29,г). Подобная схема на входе первого триггера сравнивает его состояние с входным последовательным кодом. Логическая функция, реализуемая этой цепью, описывается соотношением

и может быть выполнена на основе схемы логической неравнозначности.

Иногда строят реверсивные регистры сдвига, которые должны обеспечивать возможность сдвига информации как вправо, так и влево. Пример подобного регистра приведен на рис. 30. Если сигнал на входе N равен единице, то потенциал на входе D данного триггера определяется выходом Q триггера, стоящего



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 [19] 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47



0.0256
Яндекс.Метрика