Android-приложение для поиска дешевых авиабилетов: play.google.com
Главная -> Сборник задач

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 [19] 20 21 22 23 24 25 26 27 28 29 30 31 32 33

390. При каком минимальном положительнам сигнале помехи произойдет ложное срабатывание схемы (рис. 51,6). Пороговое напряжение транзистора 5 В. Управляющий сигнал отсутствует.

-о~т-п

Рис. 51

391. Определить амплитуду выходного сигнала при переключении схемы рис. 51, б. Напряжение питания 12 В. Сопротивления резисторов Rc=l кОм, Ra=l кОм. Падением напряжения на открытом транзисторе можно пренебречь. Изменится ли амплитуда выходного сигнала при подключении нагрузки 7?н=2 кОм?

Интегральные логические микросхемы

392. Записать в.двоичной системе сигнал на выходе логической схемы И-НЕ (рис. 52), соответствующий комбинации входных сигналов, заданных таблицей

&

>-• ъжг

Рис. 52

Рис. 53

393. Записать в двоичной системе сигнал на выходе ИЛИ-НЕ (рис. 53), соответствующий комбинации входных сигналов, заданных таблицей.

394. Какую роль выполняют диоды смещения VDi и VD5 -ъ схеме ДТЛ-логики (рис. 54) ?

395. Определить максимальный сигнал помехи на входе схемы рис. 54, при котором не произойдет ложно-

60



го срабатывания схемы. Исходное состояние схемы - логическая единица иа выходе. Пороговые напряжения отпирания диодов смещения [/пор.д=0,5 В и транзистора Lnop.t=0,6 В. Падение напряжения .на открытых входных диодах ид=0,3 В.

"396. На все 1Входы схемы ТТЛ-логики (рис. 55) подаются высокие уровни напряжения (логические единицы) [7вх. В каких режимах работают трашисторы VT1 и VT2?

-6x2-

"м 1

ы

•i--

РиС; 54

Рис. 55

397. На выходе схемы - логический нуль. В каких режимах работают транзисторы схемы (рис. 55), если хотя бы иа одном из входов имеется низкий уровень напряжения (логический нуль) - Lbx?

398. Оцределить максимальный сигнал помехи на входе схемы ТТ,Л-лопики (рис. 55), при котором яе произойдет ложного срабатывания схемы, находящейся в состоянии логической единицы на выходе.

Пороговое напряжение отпираиия транзистора [пор.т = 0,3 В, падение напряжения насыщенного транзистора [/кэн=0,1 В. Входное напряжение логического нуля [/°вх = 0,1 В.

399. Определить максимальный сигнал помехи «а входе схемы ТТЛ-логики (рис. 55), при котором ие .произойдет ложного срабатывания схемы, -находящейся в состоянии логического нуля на выходе. Входное напряжение логической единицы Usx=4,8 В. Пороговое напряжение отпирания транзистора VT1 0,6 В. Напряжение иа открытых переходах транзисторов 0,8 В.

400. Для улучшения функциональных характеристик интегральная микросхема ТТЛ-логики обычно содержит сложный иивентор, выполненный на транзисторах VT3



E, rr

и VT4 (рис. 56). Доказать, что режим работы транзистора VT4 соответствует режиму работы управляющего транзистора VT2.

401. Доказать, что в схеме (рис. 56) транзистор VT3 будет закрыт, если открыт транвистор VT4, и, наоборот, открыт, если закрыт транзистор VT4. Пороговые напряжения отпирания транзисторов и диода Lnop.t5=» «Спор.д=0.4 В. Напряжение на переходе открытого транзистора С/бэ=С/бк=0,6В, Падение напряжения на насыщенном транзисторе С/кз„=0,2 В.

402. В схеме ТТЛ-логики (рис. 56) показать цепь заряда иразряда нагрузочной паразитной емкости Сиар при переключении схемы. 403. Какие логические операции может выполнять типовая схема с эмиттериой связью, представленная на рис. 57?

Рис. 56



Рис. 57

404. Почему в практической схеме ЭСЛ-логики (рис. 57) заземляется положительная шина источника питания?

405. Какую роль в схеме рис. 57 играют эмиттерные повторители на транзисторах VT3, VT4>

406. Определить высокий и низкий уровни напряжения на выходе 2 схемы рис. 57, если потенциал закрыто-



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 [19] 20 21 22 23 24 25 26 27 28 29 30 31 32 33



0.0105
Яндекс.Метрика